PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01082703 A

(43) Date of publication of application: 28.03.89

(51) Int CI

H03F 3/343

(21) Application number: 62238709

(22) Date of filing: 25.09.87

(71) Applicant:

HITACHI LTD

(72) inventor:

SAITO TAKASHI YAMAMURA HIDEO


(54) BUFFER AMPLIFIER CIRCUIT

(57) Abstract:

PURPOSE: To eliminate variation in output impedance by reducing the output impedance over a wide hand by adding a load capacitor to an output terminal, and using reverse Darlington-connected transistors(TR) as TRs and reducing emitter resistance until it can be ignored equivalently.

CONSTITUTION: The load capacitor C is added to the cutput terminal to reduce the cutput impedance in the high frequency hand. Parts 4 and 5 are connected to the cutput terminal, so negative feedback is provided and low output impedance is realized. The load capacity C connected to the cutput terminal reduces the output impedance over the wide hand at frequencies above the operation range of the TRs. Further, the circuit is very small in the internal resistance of the parts 4 and 5, so variation in the output impedance due to cutput current variation decreases.

COPYRIGHT: (C)1989, JPO& Japin



⑩ 公 開 特 許 公 報 (A) 昭64-82703

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和64年(1989)3月28日

H 03 F 3/343

Z - 6658 - 5J

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称 バツフア増幅回路

②特 願 昭62-238709

❷出 願 昭62(1987)9月25日

⑩発 明 者 斉 藤

隆 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生產技術研究所內

砂発 明 者 山 村 英 穂

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生產技術研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代 理 人 弁理士 小川 勝男 外

外1名

明細:個

1. 発明の名称

パップァ増福回路

2 特許請求の範囲

1. 入力端子を第1のトランジスタのペースに接 読し、改第1のトランジスタのエミッタを第1 の抵抗を介して出力端子に、コレクタを第2の トランジスメのペースに接続し、上記第2のト ランジスタのペース・エミッタ間を抵抗を介し て接続すると共にエミックを第2の抵抗を介し て高電位電源に、コレクタを上記第1のトラン ジスタのエミッタ**に接続し、第**3のトランジス タのペース・エミッタ間を抵抗を介して接続す ると共にエミッタを上記出力増子に、コレクタ を第3の抵抗を介して上記高電位電源に接続し、 第4のトランジスタのペースを上記第2のトラ ンジスタのエミッタに、エミッタ及びコレクタ をそれぞれ上記第3のトランジスタのコレクタ 及びペースに接続し、上記出力増子に負荷容量 Cを接続し、かつ上記出力端子と低電位電源間

にパイプス回路を接続して成るパッファ増福回路。

3 発明の詳細な説明

〔産薬上の利用分野〕

本発明はパッファ増幅回路に保り、特に広い周波数範囲にわたり低い出力インピーダンスを実現し、出力電圧の安定化を計ったパッファ増幅回路に関する。

(従来の技術)

近年の電子機器においては、回路動作の高速化が進展している。このため電子回路の電流変化も高速化され、その電力を供給する電源回路は出力電流の高速な変化に対して安定な包圧を供給する必要がある。具体的な回路図を挙げて説明すると、例えば、第4図に示すような電源回路は、スイッチS W をオン、オフして負荷に健圧を供給するもので、計画機器の基準電圧の切り替えや、高精度のパルス波形の発生に使われる回路である。

通常、負荷が切り替わるか、あるいは変化して も基準電圧源の電圧が変化しないようにオペアン プなどによるパッファ回路を用いて安定化を行っ ている。 すなわち、第5図に示すよりにオペアンプを付加すると出力インピーダンスが低くなるので出力電流が変化しても電圧の変動が起こらなくなる。

然るに、スイッチSRが、FBTやトランジスタなどで高速にオン、オフされると、オペアンプではその速度に追従できないので基準電圧の変動が生じるようになる。これは、パッファ回路の出力インピーダンスが、高い周波数においては高くなるためで、高周波成分を有する速度でスイッチングを行うと電圧変動が生じる。したがって、ことで用いるパッファ回路としては広帯域にわたり出力インピーダンスが低い回路が必要である。

第6図は従来のパッファ増幅回路で、これは特開昭 58-73214 号に記載されている技術であり、
この回路は負帰選回路とみることができる。トランジスタQ」は武差増幅器、トランジスタQ」は出力増幅器となっていてトランジスタQ」のエミッタが出力端子に接続されることにより負帰還のループが形成され、この負帰還の作用により低出力

く設計できる。とれはトランジスタが有効な利得 を発生している周波数範囲で成立する。

[発明が解決しようとする問題点]

上記従来の回路では、高域での出力インピーダンスの上昇が起とってしまい、また出力インピーダンスが変動するなどの点について配慮がなされていない。

すなわち、トランジスタの動作範囲を超える高 周波においては出力インピーダンスは上昇する。 また、出力インピーダンスが変動する点について は、エミッタの内部抵抗 r。が前記した式からも わかるように、エミッタ回路電流(出力電流)が 変化するとエミッタ内部抵抗 r。も変化し、出力 インピーダンスも変動する。とのため、高性能な 低インピーダンスパッファを要求された時にはこ れを実現することができない。

本発明の目的は、上記問題を解決し、広帯域に わたり低出力インピーダンスで、特性変動の少な いパッファ増幅回路を提供することにある。

[問題点を解決するための手段]

インピーダンスとなる。 この回路の出力インピー ダンスは次のように求められる。

トランジスタ Q_1 , Q_2 の利得 A_{V1} , A_{V2} は

$$A_{v_1} = \frac{R_B}{r_{v_1}}$$
, $A_{v_2} = \frac{R_f}{r_{v_2}}$

と表わされ、回路全体の利得Ayoは

$$A_{v_0} = A_{v_1} \times A_{v_2} = \frac{R_E \times R_f}{r_{o_1} \times r_{o_2}}$$

となる。負帰還を施す前の出力インピーダンスは $\mathbf{R}_{\mathbf{z}}$ であるので、出力インピーダンス $\mathbf{Z}_{\mathbf{n}}$ は

$$Z_0 = \frac{R_B}{A_{VO}} = \frac{r_{e1} \times r_{e2}}{R_f}$$

と表わされる。

ととに、 r_{e1} , r_{e2} は トランジスタ Q_1 , Q_2 の 内部抵抗で、一般にエミッタ電流を I_B とすれば 次式で表わされる。

$$r_{\bullet} = \frac{0.026}{I_{\bullet}}$$

したがって $\mathbf{r_{e1}}$, $\mathbf{r_{e2}}$, $\mathbf{R_f}$ または $\mathbf{I_{B1}}$, $\mathbf{I_{B2}}$, $\mathbf{R_f}$ を適当に選べば、この回路の出力インビーダンスは低

上記目的は、出力端子に負荷容量 C を付加して広 帯域にわたり出力インピーダンスを小さくし、ま た各トランジスタに逆ダーリントン接続のトラン ジスタを導入して等価的にエミッタ抵抗を無視で きる値まで小さくし、出力インピーダンス 特性が 抵抗値で決まるようにして出力インピーダンスの 変動のない回路を実現することにより、違成され

(作用)

第1図に示す本発明の基本回路において、点線 で囲まれた部分4が第6図従来回路のトランジス タQ, に対応し、また点線で囲まれた部分5が第 6図従来回路のトランジスタQ₂ に対応している。

抵抗 R_1 , R_3 はそれぞれ点線で囲まれた回路 4 , 5 の出力部分に接続されており、この出力部分での内部抵抗は非常に小さいことから抵抗 R_1 , R_3 と R_2 だけでこの回路の出力インビーダンスを決めることができる。また、出力端子に負荷容量 C を付加して高域での出力インビーダンスを低減している。

点級で囲まれた部分4,5が出力端子で接続されていることから、負帰還がかかるようになっているのでトランジスタの動作範囲内では各トランジスタにより負帰還がかかり低出力インピーダンスとなる。トランジスタの動作範囲以上の周波数では、出力端子に接続されている負荷容量Cにより出力インピーダンスを広帯域にわたり低くしている。また、この回路では点線で囲まれた部分4,5の内部抵抗が非常に小さいため、出力電流変化による出力インピーダンスの変動も小さくなっている。

(寒 施 例)

本発明の実施例を第2図により説明する。1は オペアンプであり、トランジスタQ₁~Q₄.抵抗R₁~ R₅ は第1図の基本回路の各案子に対応する。

第 2 図ではパイプス回路を定電流源とし、トランジスタ Q_5 を用いて構成している。また出力短絡保護のためトランジスタ Q_6 , 抵抗 R_6 , R_9 からなる電流制限回路を付加している。

第3図は、第2図の回路における出力インピー

となる。これに対し、第 3 図の出力インピーダンスの平均値は 110mのを示して上記理論値と低度一致しており、かつ直流から 100MHz 以上までの広い周波数にわたり低い出力インピーダンス値が得られ、また入力部にオペアンプを接続して出力から負帰還を施すことにより直流成分においては高精度な電圧精度が得られるようになった。

(発明の効果)

以上述べたように、本発明によれば、出力イン ピーダンスの変動が少なく、広い周波数範囲にわ たり低出力インピーダンスの特性が得られるパッ ファ増幅同路が提供できる。

4 図面の簡単な説明

第1図は本発明によるバッファ増幅回路の一実施例を示す基本回路図、第2図は本発明による他の実施例を示す回路図、第3図は第2図の回路の特性例を示す図、第4図および第5図は従来技術を説明する回路図、第6図は従来のバッファ増幅回路の説明図である。

(符号の説明)

ダンスの周波数特性を例示している。第 3 図は、第 2 図の回路における抵抗値を、 $R_1 = 10 \Omega$ 、 $R_2 = 1 k \Omega$ 、 $R_3 = 10 \Omega$ とした場合の特性を示す。

ここで、エミッタ内部抵抗について説明する。 トランジスタ Q_1 , Q_2 のエミッタ内部抵抗を r_{e1} , r_{e2} とし、トランジスタ Q_2 の電流増幅率を P_2 とすると点級で囲まれた部分 4 の出力インピーダンスは

$$Z = \frac{r_{e1}}{r_{2}+1}$$

で示される。具体的な数値例を挙げると

$$r_{e1}$$
=87 Ω (I_B=5mA), ρ_2 =200

$$Z = \frac{8.7}{20.0 \pm 1} = 4.5 \text{ m}\Omega$$


すなわちトランジスタ単体での出力インピーダンス(エミッタ内部抵抗)の約1/200 に小さくなっている。このようにエミッタ内部抵抗が非常に小さくなることから、回路全体での出力インピ

$$Z_0 = \frac{R_1 \times R_3}{R_2} = \frac{10 \times 10}{1000} = 100 \text{m}\Omega$$


1 … オペアンプ、 3 … パイアス回路、 Q₁, Q₂, Q₃, Q₄ … 第 1 , 第 2 , 第 3 , 第 4 のトランジスタ、 R₁, R₂, R₅, R₄, R₅, R₆, R₇, R₈, R₉ … 抵抗、 C, C₁, C₂, C₃ … 負荷容量、IN … 入力増子、 OUT … 出力端子、 V₀₀, V_{BB} … 電源。








IN… 入力端子 OUT --- 出力端子 Q1, Q2, Q3, Q4… 第1,第2.第3.第4のトランジスタ Vcc, VEE --- 電源





周波数 f [Hz].

107

102

